Міністерство освіти і науки України НУ „Львівська політехніка” ІКТА Кафедра ЕОМ Лабораторна робота №3 з курсу „Проектуванння периферійних комп’ютерних мікросистем” на тему: „Проектування на фізичному рівні” Виконав: ст. гр. СКС-5 Львів-2005 Мета роботи. Створення готової топології кристалу. Виконання. Проектування на фізичному рівні 8-розрядної схеми контролю парності Hа цьому етапі за допомогою автоматизованого компанувальника SCR створюю відтрасований шар елементів на підкладинці кристалу (core.vst --> core.ap). Далі за допомогою трасувальника зовнішніх зв’язків RING пов’язую відтрасований шар елементів із зовнішніми корпусними контактними майданчиками і отримую файл з готовою топологією кристалу (core.ap+multiplier.vst --> multiplier.ap). # ###---------------------------------------------------------### # place and route the circuit's core # # ###---------------------------------------------------------### MBK_IN_LO=vst ;\ MBK_IN_PH=ap ;\ MBK_OUT_PH=ap ;\ MBK_CATA_LIB=$TOP/cells/scr:$TOP/cells/ring ;\ export MBK_IN_LO MBK_IN_PH MBK_OUT_PH MBK_CATA_LIB ;\ scr -p -r core [5] core.vst --> core.ap aвтоматичне трасування (routing) автоматичне компанування (placement) Повідомлення системи при виконанні програми SCR показано на рис.1. Для трасувальника зовнішніх зв’язків RING можна створити допоміжний файл multiplier.rin, в якому вказується товщина провідників живлення та розміщення контактів по сторонам підкладинки кристалу: width (vdd 20 vss 20) товщина провідників живлення west (p0 p1 p2 p3 p4) контакти по правій стороні north (p5 p6 p7 p8 p9) контакти по верхній стороні east (p10 p11 p12 p13) контакти по лівій стороні south (p15 p16 p18 p19 p17) контакти по нижній стороні @@@@ @ @@@@ @ @@@@@@@ @ @@ @@ @@ @@ @@ @@ @ @@ @ @@ @@ @@@ @@ @ @@ @@ @@@@ @@ @@ @@ @@@@ @@ @@@@@ @@@ @@ @@ @@ @ @@ @@ @@ @@ @@ @@ @@ @ @@ @@ @@@ @ @@ @@ @@ @@ @ @@@@ @@@@ @@@@@ @@@ Standard Cell router Alliance CAD System 3.2b, scr 5.2 Copyright (c) 1991-2002, ASIM/LIP6/UPMC E-mail support: alliance-support@asim.lip6.fr Loading logical view : core Placing logical view : core Loading SCP data base ... Generating initial placement ... 25 cells 37 nets in 2 rows Placement in process of treatment : 100% 50% saved in 0.1 s Saving placement 100% Checking consistency between logical and physical views Loading SCR data base ... Deleting MBK data base ... Global routing ... Channel routing ... |_____Routing Channel : scr_p2 |_____Routing Channel : scr_p4 |_____Routing Channel : scr_p6 Making vertical power and ground wires Saving layout : core Рис. 4.1. Повідомлення системи при виконанні програми SCR # ###------------------------------------------------------------------### # place and route the circuit (core and pads) # # this can be done only if the extracted netlist is correct # # ###------------------------------------------------------------------### MBK_IN_LO=vst ;\ MBK_IN_PH=ap ;\ MBK_OUT_PH=ap ;\ MBK_CATA_LIB=$TOP/cells/scr:$TOP/cells/ring ;\ export MBK_IN_PH MBK_OUT_PH MBK_IN_LO MBK_CATA_LIB ;\ ring multiplier multiplier ...